基于ADF4118 的C 波段频率合成器的设计与实现

任丽红 何昌见 公安部第一研究所 北京 100048

【文章摘要】

基于锁相环频率合成技术，以锁相环芯片ADF4118、压控振荡器HMC505 和八分频器HMC363 为核心器件，设计了频率为6.812-6.872GHz 的锁相环频率合成器。文中对频率合成器的实现方案进行了详细分析，并给出仿真和实验结果。

【关键词】

锁相环频率合成器；ADF4118 ；环路滤波器；ADIsimPLL

0 引言

频率合成器是现代射频和微波电子系统的关键部件，其性能直接影响整个电子系统的功能，现已广泛用于通信设备、雷达、武器制导及电子对抗等系统。频率合成技术是将一个或多个标准频率源作参考，经混频、倍频或分频等，产生一系列高精度和高稳定度离散频率信号的技术。锁相式频率合成器是利用锁相环（PLL）将压控振荡器（VCO）的频率锁定在某一个频率点上，由压控振荡器产生并输出所需的频率。这种方法输出频率稳定，杂散抑制好，相位噪声低，频率范围宽。随着锁相环电路的集成化、数字化和小型化发展，锁相式频率合成技术得到广泛应用。

本文以PLL 芯片ADF4118、压控振荡器HMC505 和八分频器HMC363 为核心器件，设计了6.812-6.872GHz 的PLL 频率合成器。该频率合成器可实现固定频率输出和步进频率扫描，频率切换速度快，输出杂散和相位噪声较低，将作为某谐波雷达接收机的本振频率。

1 频率合成器的主要技术指标和方案分析

1.1 主要技术指标

频率范围：6.812-6.872GHz

频率步进：2MHz

相位噪声：＜ -80dBc/Hz@100kHz

杂散电平：＜ -50dBc

1.2 实现方案

要求频率合成器的输出频率在6.812~6.872GHz，若设计中仅采用PLL 芯片和VCO，那么PLL 芯片的输入频率要达到7GHz，可选的芯片型号很少，且价格昂贵。经比较，在PLL 回路中加入一个八分频器，将VCO 的反馈信号先八分频后再送至PLL 芯片，这样PLL 芯片的输入频率将降为设计频率的八分之一，在851.5- 859MHz 即可，常用的PLL 芯片均能满足要求，实验中选择ADI 公司的PLL 芯片ADF4118。图1 是设计的PLL 频率合成器的原理框图，利用10MHz 的晶振提供参考频率，VCO 的反馈信号先经八分频后，再经ADF4118 分频、鉴相，并经电荷泵和环路滤波器形成与相位差成比例的电压信号来控制VCO 的输出。单片机通过串口通信，控制ADF4118 的输出频点，并实现固定频率输出和步进频率扫描。

图1 频率合成器原理框图

2 频率合成器的电路设计

2.1 ADF4118 的特性和控制方法

ADF4118 是一款单片集成的射频PLL 芯片，内部集成了预分频器、分频器、鉴相器等部件，如图2 所示。ADF4118 内置1 个分频比为32/33 的双模预分频器P/ P+1、1 个14 位可编程参考分频器（R 分频器）、1 个可编程A、B 计数器和低噪声数字鉴相器，并自带锁相检测指示和电荷泵输出等。5 位A 计数器、13 位B 计数器与双模预分频器P/P+1 共同组成N 007

电子科技

Electronics Technology

电子制作

分频器，分频比N=BP+A。

由ADF4118 构成PLL 频率合成器， 只需外置环路滤波器、压控振荡器和分频器即可。由图1、图2 知，频率锁定时，有fvco/8=fREFIN/R。于是，VCO 的输出频率为fvco=8(PxB+A) fREFIN/R。其中，fREFIN 为参考频率，鉴相频率为fREFIN/R，VCO 的频率步进为8fREFIN/R。

采用Silicon Labs 公司的微控制器C8051F300 对ADF4118 进行编程控制。C8051F300 的P0.0、P0.1、P0.2 分别对应ADF4118 的LE、DATA、CLK 输入端，通过控制DATA 的数据来改变输出频率。本设计中，参考频率fREFIN=10MHz， 若要求输出频率为6.812GHz、频率步进2MHz，于是参考分频比R=40 ；分频比N=P×B+A=3406 ；由P=32，得B=106、A=8。

2.2 压控振荡器和八分频器

VCO 的主要考虑因素有：具有一定的压控灵敏度；开环相位噪声低；频率稳定度高；体积小等。基于上述原因，选取HITTITE 公司的芯片HMC505，其主要指标为：频率范围：6.8-7.4GHz ；相位噪声：-106dBc/Hz@100kHz ；输出最大功率： 11dBm；压控灵敏度：20MHz/V；封装尺寸： QFN 4x4mm。

八分频器选用HITTITE 公司的HMC363，是一款用于锁相环电路的低相噪预分频器，输入频率0.2-12GHz，相位噪声-153dBc/Hz@100kHz。

2.3 环路滤波器设计

环路滤波器是锁相环频率合成器的关键部分，其性能好坏直接影响锁相输出频率信号的杂散、相位噪声、稳定度等指标，间接影响接收机的信噪比、接收灵敏度等。环路滤波器的作用是滤除鉴相器输出电压中的高频成分和噪声分量，从而得到一稳定电压去控制VCO 的频率输出。本设计采用三阶无源环路滤波器，其主要指标有：环路带宽、锁定时间、相位裕量和阻尼系数等。这些参数的影响因素多，计算公式复杂，设计难度较大。

采用ADI 公司开发的PLL 电路设计和仿真工具ADIsimPLL，可快速、准确地设计出环路滤波器的参数，大大提高设计效率。仿真时各参数配置如下：PLL 芯片选ADF4118 ；输出频率设为6.812- 6.872GHz，频率步进2MHz ；参考频率输入10MHz ；预分频器选用HMC363 ；压控灵敏度Kv 设为20MHz/V ；环路带宽设为25kHz，相位裕量设为45°。经仿真得到环路滤波器的参数值，如图3 所示。其中，C1=68pF，C2=1000pF，C3=33pF， R1=24kΩ，R2=47kΩ。

3 仿真和实验结果分析

使用ADIsimPLL 对整个频率合成电路进行仿真，得到频率锁定时间如图4(a) 所示。仿真结果显示，频率转换中达到下一频点稳定状态的锁定时间为201μs， 可保证频率的快速切换。图4(b) 是模拟输出频点6.812GHz 时的相位噪声，从图中知相位噪声为：-70dBc/Hz@10kHz，- 88dBc/Hz@100kHz。

设计的频率合成器经加工、调试后， 使用信号分析仪N9020A 进行测试。在输出频率6.812GHz 时的测试结果如图5 所示，测试带宽1MHz，输出杂散约-55dBc，相位噪声-86dBc/Hz@100kHz，达到设计要求。

4 结论

本文采用PLL 频率合成技术，设计了某谐波雷达接收机的本振频率源，详细阐述了电路的设计和实现方法，并用ADIsimPLL 对电路进行仿真。仿真和实验结果表明，频率合成器的输出频率稳定，切换速度快。输出频率范围6.812- 6.872GHz，步进2MHz，杂散抑制-55dBc， 相位噪声-86dBc/Hz@100kHz。

【参考文献】

[1] 万天才. 频率合成器技术发展动态. 微电子学,2004;34(4):366- 370

[2] 邱迎锋, 刘光斌. 频率合成技术: 历史、现状及发展. 工业仪表与自动化装置,2005;(5):12-14

[ 3 ] A n a l o g D e v i c e s I n c . A D F 4 1 1 6 / ADF4117/ADF4118 Datasheet

[4] 高吉祥. 高频电子线路. 北京: 电子工业出版社, 2003:195-198

[5] 高立俊. 基于ADIsimPLL 3.1 的锁相环环路滤波器设计. 现代电子技术,2013;36(15):56-58

图5 信号分析仪的测试图

图2 ADF4118 原理框图

图4(a) 频率锁定时间

(b) 6.812GHz 处的相位噪声

图3 仿真得到的滤波器参数008