多通道一体化数字收发电路设计

文/张卫清 朱亮 许厚棣

一体化数字收发电路是数字

阵列雷达的关键部件之一，本文

讨论了一种一体化数字收发电路

的设计方法， 以高性能FPGA 为

核心，结合多通道ADC 和多通道

DDS，在一块电路板上集成了16

个独立的数字接收机和数字波形

产生器。电路可实现大带宽、多

载波信号接收和多调制形式波形

产生功能，同时采用光纤数据传

输技术实现了数字回波信号和波

形控制参数的实时传输。

摘 要

多通道一体化数字收发电路由高性能

FPGA、多通道ADC、多通道DDS、光/ 电转

换、时钟管理和电源管理等单元组成，其组成

框图如图1 所示。

在图1 所示的多通道一体化数字收发电

路组成框图中，主要组成单元的功能为：

（1）4 通道DDS 内部集成4 个独立的

DDS 内核和DAC，每个DDS 核中频率、相位

和幅度都单独可控，用于产生各种复杂调制方

式的雷达中频信号，并实现发射信号相位和时

延补偿。

（2）8 通道ADC 内部集成了8 个独立的

ADC 核，实现8 路模拟中频信号模拟到数字

的转换，数字信号通过高速串行LVDS 接口输

出。

（3）大规模可编程逻辑器件（FPGA）

集成了高速LVDS 接口、Transceiver 接口、信

号处理器，RAM、逻辑单元等资源，用于实

现数字下变频、数字滤波、数字波束合成、时

延补偿和高速数据传输等功能。

图1：多通道一体化数字收发电路组成框图

图2：LTM9011 模数转换器动态性能图

电子技术 • Electronic Technology

108 • 电子技术与软件工程 Electronic Technology & Software Engineering

3 电路设计

3.1 数字接收电路设计

数字接收机电路中的多通道高速ADC 采

用Linear 公司的LTM9011，该ADC 集成了8

个独立ADC，采样率最高为125MSPS，量化

精度为14 位，全功率带宽为800MHz，在高

中频信号输入时，仍具有较好的动态性能，其

动态性能如图2 所示。

数字正交解调采用软件无线电架构，首

先中频模拟信号经ADC 完成采样和量化，形

成数字中频信号，该信号与数控振荡器产生的

同相分量和正交分量分别相乘，在分别进行低

通滤波，最后形成所需的基带I、Q 数据，其

实现框图如图3 所示。

本电路采用带通采样原理，模拟中频频

率为330MHz，采样时钟为120MHz，根据带

通采样定理分析，当模拟中频信号频率fin 与

采样频率fs 满足式（1）时为最佳采样。

（1）

上式中B 为信号带宽，因此，正交解调

过程可以推导如下：

（2）

经分析，可以看出

为周期序列，其取值只有{1，0，-1，

0} 四种情况，同理，正交分量中的

取值也只有{0，1，0，-1} 四种情，因此，

满足最佳采样的正交解调过程可以简化为加减

运算，节省了FPGA 片内乘法器资源。

NCO 是采用数字合成的方法产生数字混

频中所需的本振信号，在NCO 电路中，如果

输入采样数据率为fs，相位累加器位宽为Nθ，

频率控制字为△ θ，则输出频率为

（3）

频率分辨率为：

（4）

相位- 正余弦幅度值映射方法主要有：

ROM 查找表法、CORDIC 和多项式逼近等方

法，综合FPGA 资源以及NCO 输出信号的无

杂散动态范围，本设计采用CORDIC 方法。

3.2 波形产生电路设计

直接数字频率合成器(DDS) 采用全数字

结构，通过控制逻辑产生的频率字、相位字、

幅度字来控制DDS 核产生正弦或余弦波形。

可以方便的产生单点频、频率键控（FSK）、

相位键控（PSK）、扫频信号等多种信号形式，

广泛地应用于现代相控阵雷达系统中。

波形产生电路中的多通道高速DDS 器件

采用成都国腾电子股份有限公司的GM4940，

该DSS 集成了4 个独立DDS 核和DAC 通道，

每个通道都可以独立控制相位、频率和幅度，

DAC 采样率最高为1000MSPS，DAC 量化精

度为12 位，内置混频功能，输出信号频率可

图3：数字正交解调原理框图

图4：实际信号合成频谱图图5：时延和相位补偿后实际信号合成频谱图

<< 下转109 页